실리콘 포토닉스 정리: AI 데이터센터의 다음 병목인 칩 간 광통신과 인버스 디자인에 딥러닝을 붙인 연구

핵심 메시지

• AI 인프라의 병목은 연산과 메모리에 이어 장치 사이를 잇는 통신으로 옮겨가고 있다. 확장은 랙 안(scale up), 랙과 랙(scale out), 데이터센터와 데이터센터(scale across) 세 축으로 나뉜다.
• 구리선은 짧은 거리에서는 싸고 효율적이지만 미터 단위로 길어지면 신호 손실이 급격히 커진다. 주파수를 올려 대역폭을 확보하려 해도 스킨 효과와 유전 손실 때문에 상한이 생기고, 리타이머나 DSP를 더할수록 전력과 열이 늘어난다.
• 광통신은 비트당 에너지가 거리와 거의 무관하게 일정하고, 광섬유는 수동 구리 인터커넥트보다 대역폭이 2~3자리 수 높다. 게다가 파장을 겹쳐 보내는 멀티플렉싱 소자가 전력을 쓰지 않는 수동 소자라는 점이 결정적 강점이다.
• 포토닉스 소자는 빛의 파장이 마이크로미터 단위라 밀리미터·센티미터 크기로 커진다. 인버스 디자인이라는 최적화로 수 마이크로미터까지 줄일 수 있지만, 사람이 이해할 수 없는 형상이 나와 제조 수율이 떨어진다.
• 두 한국인 연구자는 단백질 설계에서 아이디어를 가져와, 좋은 설계의 분포를 cVAE로 학습해 시작점이 될 '뼈대'를 1초에 1만 개 만들고 Integrated Gradients로 공정에서 특히 정밀해야 할 위치를 표시하는 파이프라인을 만들었다.

쉽게 이해하기

AI 데이터센터를 이야기할 때 대개 연산 성능과 메모리 대역폭이 먼저 나온다. 그런데 이번 대담에 나온 연구자들은 세 번째 병목을 지목한다. 장치와 장치를 얼마나 빨리 연결하는가다. 모델이 커져 한 장치에 들어가지 않으면 모델을 쪼개고, 데이터가 많으면 배치를 쪼개 여러 장치에서 학습한 뒤 다시 합쳐야 한다. 규모가 커질수록 연산보다 데이터 이동이 성능을 좌우한다는 이야기다. 확장의 방향도 셋으로 정리된다. 랙 안에서 아래층 GPU와 위층 GPU를 잇는 scale up, 랙과 랙을 잇는 scale out, 데이터센터 자체를 분산해 서로 잇는 scale across다.

지금 랙 안의 GPU는 대부분 구리선으로 연결된다. 구리는 싸고 짧은 거리에서 효율적이지만 미터 단위로 가면 신호 손실이 빠르게 커지고, 손실이 크면 대역폭이 떨어진다. 주파수를 높여 대역폭을 늘리려 해도 금속의 성질인 스킨 효과와 유전 손실 탓에 손실이 함께 커지므로 상한이 생긴다. 그 위로 가려면 신호를 증폭하고 오류를 정정하는 리타이머나 DSP를 붙여야 하고, 그럴수록 전력 소모와 열, 패키징 부피가 늘어난다. 반면 광통신은 비트당 에너지가 거리에 거의 무관하게 평평하고, 광섬유는 수동 구리 인터커넥트보다 대역폭이 2~3자리 수 높다.

그래서 업계는 광통신을 칩 쪽으로 계속 끌어당기고 있다. 산업 표준에 가까운 플러거블 옵틱스는 랙과 랙을 잇는 '옵틱스용 USB 케이블' 같은 것이고, 온보드 옵틱스는 이를 보드에 더 붙이는 단계다. CPO는 패키징 단계에서 ASIC과 함께 묶어 둘 사이 거리를 밀리미터 수준으로 줄이고, Optical I/O는 리소그래피 단계에서 아예 함께 만들어 구리 구간을 0에 수렴시킨다. 오른쪽으로 갈수록 비트당 에너지가 내려가는 대신 제조 난이도가 올라간다. 대담에서는 Marvell이 CPO·Optical I/O 기업 Celestial AI를 인수하고 석 달 뒤 Polariton도 인수했으며, NVIDIA가 Lumentum과 Coherent에 각각 20억 달러를 투자했다는 사례가 언급된다. 다만 함께 패키징하면 고장 시 칩만 갈아 끼울 수 없고, ASIC의 열이 포토닉스에 영향을 주며 수율도 나빠진다. 그래서 좋은 질문은 '언제 전부 바뀌는가'가 아니라 '어느 부분부터 옮겨야 하는가'라는 것이다.

실리콘 포토닉스의 원리는 전기 신호를 빛에 실어 보낸 뒤 다시 전기로 되돌리는 것이다. 예전에는 레이저를 켜고 끄거나 차폐막으로 빛의 세기를 조절해 비트를 실었지만 속도가 나지 않았다. 지금은 레이저를 항상 켜 둔 채 모듈레이터에 전압을 걸어 물질의 굴절률을 바꾸고, 그로 인한 위상 변화를 이용한다. 빛을 두 갈래로 나눠 한쪽에만 위상을 바꾼 뒤 다시 합치면 보강·상쇄 간섭으로 세기가 1과 0이 된다. 굴절률이 바뀌는 속도가 레이저를 켜고 끄는 속도보다 훨씬 빠르기 때문에 테라급 대역폭을 노릴 수 있다. 걸림돌은 레이저다. 실리콘은 간접 천이형이라 빛을 내기 어려워 InP 같은 다른 반도체로 만든 레이저를 원자 단위로 붙여야 하고(이종 집적), 이 접합 난이도가 수율을 떨어뜨린다.

이 대담의 핵심은 후반부다. 포토닉스 소자는 빛의 파장이 마이크로미터 단위이므로 소자 자체가 밀리미터·센티미터 크기가 되고, 트랜지스터처럼 집적도를 올릴 수 없다. 인버스 디자인은 원하는 성능을 목적함수로 두고 경사하강으로 형상 자체를 최적화하는 방법인데, 멀티플렉서나 파워 스플리터를 수 마이크로미터까지 줄여 준다. 대신 실리콘 판에 공기 구멍이 뚫린 듯한, 사람이 해석할 수 없는 형상이 나오고, 이런 구멍은 실제 공정에서 그대로 재현되지 않아 성능이 떨어진다. 두 연구자는 단백질 설계에서 뼈대를 만든 뒤 중요한 부위만 정교화하는 방식을 가져왔다. 좋은 설계만 골라 cVAE로 분포를 학습시키면 몇 시간짜리 시뮬레이션 없이도 1초에 1만 개의 시작점을 뽑을 수 있고, 제조에 친화적인 형상이 나온다. 여기에 Integrated Gradients로 성능에 결정적인 픽셀을 찾아 '이 부분만은 정밀하게 깎아 달라'는 정보를 공정에 넘긴다. 실제 팹으로 만든 디먹스의 전자현미경 이미지에 이 중요 지점을 겹쳐 놓고, 그 지점을 흔들었을 때 성능이 확연히 떨어지는 것도 실험으로 확인했다.

주요 인사이트

• 포토닉스가 구리를 이기는 이유는 속도만이 아니다. 파장을 겹쳐 보내는 멀티플렉싱 소자가 전력을 쓰지 않는 수동 소자라는 점이 크다. 구리로 여러 값을 한 선에 실으면 받는 쪽에서 신호 처리를 해야 하지만, 빛은 그 과정이 공짜에 가깝다.
• 칩의 면적은 2차원으로 커지지만 신호가 나가는 변은 1차원으로만 늘어난다. 그래서 밀리미터당 대역폭인 shoreline density가 핵심 지표가 되고, 소자를 작게 만드는 일이 곧 대역폭을 늘리는 일이 된다. 밀리미터당 4개였던 디먹스 채널을 200개 수준까지 올릴 수 있다는 계산이 나온다.
• 이 연구가 성립한 배경에는 포토닉스 시뮬레이터의 정확도가 있다. 맥스웰 방정식 솔버가 조건만 맞으면 실제 소자 성능과 거의 같은 값을 주기 때문에, 굳이 팹을 돌리지 않아도 검증자 역할을 한다. 단백질처럼 임상까지 가야 확인되는 분야와 달리 설계와 검증 사이의 간격이 좁다는 점이 데이터 기반 반복을 가능하게 한다.
• 쓴 모델은 거대하지 않다. cVAE는 GPU 몇 대로 30분에서 1시간이면 학습된다. 병목은 계산량이 아니라 도메인과 방법론을 동시에 아는 사람이 드물다는 데 있었다. 포토닉스 전문가는 딥러닝을 모르고, 딥러닝 연구자는 포토닉스를 모른다는 말이 그대로 기회가 됐다.
• 설계와 공정은 별개의 문제다. 미시간대 랩의 장비는 20나노 스펙이지만 실제로는 15~25나노로 찍히고, 구멍의 크기와 모양이 30~50나노 수준으로 달라지면 성능이 떨어진다. 중요한 위치를 미리 알려 주는 접근은 웨이퍼 전체를 훑는 검사 대신 요소만 집중 검사하는 품질관리로도 이어질 수 있다.

자주 묻는 질문

관련 AI 소식